En fait ca dépend de ce que tu comptes.
D'après mes souvenirs, la SDRAM a un bus de addressage et un bus de donnée tout deux de 64 bits et la EDO 32 bits. Étrangement elles n'ont pas les mêmes tailles.

Si tu parles de la taille du registre d'adressage du processeur (comptage dans les consoles ;)) ce n'est pas non plus étranger. Sauf si tu peux adresser avec deux registres.

Je ne vois pas en quoi ça peut être aberrant comme affirmation, si tu veux stocker 64bit en une fois, il faut bien 64 connecteurs pour celà, alors que pour 32bit, il n'en faut que 32.

Je pense que tu confonds configuration 32bit et émulation 32bit. Depuis pas mal d'années, les architectures sont 64bits et émulent la plus part du temps le 32bit, pour celà que tu peux installer une OS32 ou 64.

Arrêtez d'essayer de trouver une justification en pinaillant.

Le nombre de connecteurs du chip de RAM n'a absolument RIEN à voir avec la taille du registre d'adressage du processeur (dont le nombre de bits est communément accolé à la dénomination du processeur).

La DDR3 de nos jours a, si je me souviens bien, 204 connecteurs, et une taille de bus de 64 bits, ce qui, je le répète, n'a rien à voir avec le processeur, et concerne uniquement la vitesse de transfert des données : on pourrait très bien avoir des bus de 128 ou 256 bits sur de la RAM, et on a utilisé pendant longtemps des processeurs 32 bits avec de la RAM ayant un bus de 64 bits, puisque la DDR et la DDR2 ont également un bus de 64 bits.

.... Lointains sont mes cours d'informatique bas niveau.

C'est ton affirmation qui est aberrante.
1) Pour stocker 32 bits, il faut transmettre au minimum les 32 bits de données, plus 32 bits d'adresse pour savoir où écrire les données, plus un bit pour indiquer qu'on veut écrire en non pas lire. Donc pour stocker 32 bits en une fois, il faudrait au minimum 65 broches, en non pas 32.

2) Depuis pas mal d'années, la tendance est de transmettre les bits les uns à la suite des autres sur le même fil (e.g.: USB, SATA) et plus de transmettre plusieurs bits en simultané sur des fils différents (e.g.: interfaces séries, parallèles, IDE).

«Le nombre de connecteurs du chip de RAM n'a absolument RIEN à voir avec la taille du registre d'adressage du processeur (dont le nombre de bits est communément accolé à la dénomination du processeur).»

Tu ne trouverais donc pas stupide de mettre une seule barrette de EDO avec un processeur 64bits genre un ultrasparc cadencé à la même vitesse. ;)

Depuis quand pour transmettre 32bits (même en parallèle) il faut 32 bits d'adresse? Ou alors j'ai pas tout compris ce que tu as dis.

Pour le reste, entièrement d'accord.

Coïncidence si la quantité de données lues / écrites et prend la même place que l'index d'adressage.

(La seule corrélation que je voie est basée sur le cas où tes données sont d'une taille si importante que le média de stockage est si grand qu'il ait besoin d'un index sur plus de 32 bits - ce qui fait quand même plus de 4 tera-unités de stockage - on a le temps avant de voir autant de RAM.)

CTLP. Le nombre de connecteurs sur une barette RAM est directement lié au bus d'adressage.

Pour info : http://www.onversity.net/cgi-bin/progarti/art_aff.cgi?Eudo=bgteob&[...]